

FW

PTO/SB/21 (08-03)
Approved for use through 08/30/2003. OMB 0651-0031

INAU		U.S. Pate			EPARTMENT OF COMMERCE	
Under the Paperwork Reduc	tion Act of 1995, no perso	ons are required to respond to a collect				
		Application Number	10/709,425			
TRANSMI		Filing Date 05/05/2004				
FORM	Т	First Named Inventor	Jie-Hong Wang			
(to be used for all corresponde	ence after initial filing)	Art Unit				
		Examiner Name				
Total Number of Pages in This	Submission 3	Attorney Docket Number	FTCP0029USA	FTCP0029USA		
	ENG	CLOSURES (Check all the	at apply)			
Fee Transmittal Form		Drawing(s)			nce communication gy Center (TC)	
Fee Attached		Licensing-related Papers	L	of Appeals	nmunication to Board and Interferences	
Amendment/Reply		Petition		• •	nmunication to TC ce, Brief, Reply Brief)	
After Final		Petition to Convert to a Provisional Application		Proprietary	Information	
		Power of Attorney, Revocation				
Affidavits/decla	ration(s)	Change of Correspondence Add		Status Lette Other Enclo	sure(s) (please	
Extension of Time Rec	quest	Terminal Disclaimer		Identify belo	• •	
Express Abandonmen	t Request	Request for Refund				
Information Disclosure	Statement	CD, Number of CD(s)				
Certified Copy of Prior Document(s)	Rem	arks		_		
Response to Missing F						
Response to M	lissing Parts					
under 37 CFR						
	SIGNATURE	OF APPLICANT, ATTOR	NEY, OR AGE	NT		
Firm Winston Individual name	Hsu, Reg. No.: 41	,526				
Signature	10	7/2:00	1			
Date		Change C		 -		
5/13/799/						
	CERTIF	ICATE OF TRANSMISSIO	N/MAILING			
<u>−</u>	I hereby certify that this correspondence is being facsimile transmitted to the USPTO or deposited with the United States Postal Service with sufficient postage as first class mail in an envelope addressed to: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450 on the date shown below.					
Typed or printed name			· · · · · · · · · · · · · · · · · · ·			
Signature	······································			Date	<u> </u>	

This collection of information is required by 37 CFR 1.5. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

If you need assistance in completing the form, call 1-800-PTO-9199 and select option 2.

for FY 2004

(\$)	0.	00
ኒΨፓ	U.	

Under the Paperwork Reduction Act of 19	95, no persons are required to i	U.S. Patent and Tr	PTO/SB/17 (10-03) Approved for use through 07/31/2006. OMB 0651-0032 rademark Office; U.S. DEPARTMENT OF COMMERCE ormation unless it displays a valid OMB control number.
EEE TOANG	CRAITTAI	Co	omplete if Known
FEE TRANS	SIVILLIAL	Application Number	10/709,425
for FY	2004	Filing Date	05/05/2004
Effective 10/01/2003. Patent fees are s		First Named Inventor	Jie-Hong Wang
<u> </u>		Examiner Name	
Applicant claims small entity status	. See 3/ CFR 1.2/	Art Unit	
TOTAL AMOUNT OF PAYMENT	(\$) 0.00	Attorney Docket No.	FTCP0029USA

METHOD OF PAYMENT (check all that apply)	FEE CALCULATION (continued)					
Check Credit card Money Other None	3. Al	DITI	ONAL	FEE	S	
Deposit Account:	<u>Large E</u>	Entity	Small	Entity		
Deposit Account. Deposit Account 50-3105	Fee Code		Fee Code	Fee (\$)	Fee Description	Fee Paid
Number	1051	130	2051	65	Surcharge - late filing fee or oath	
Deposit Account Name North America Intellectual Property Corp.	1052	50	2052	25	Surcharge - late provisional filing fee or cover sheet	
The Director is authorized to: (check all that apply)	1053	130	1053		Non-English specification	
Charge fee(s) indicated below Credit any overpayments	1812	2,520	1812	2,520	For filing a request for ex parte reexamination	
Charge any additional fee(s) or any underpayment of fee(s)	1804	920*	1804	920*	Requesting publication of SIR prior to Examiner action	
Charge fee(s) indicated below, except for the filing fee to the above-identified deposit account.	1805	1,840*	1805	1,840*	Requesting publication of SIR after Examiner action	
FEE CALCULATION	1251	110	2251	55	Extension for reply within first month	0.00
	1252	420	2252	210	Extension for reply within second month	
1. BASIC FILING FEE Large Entity Small Entity	1253	950	2253	475	Extension for reply within third month	
Fee Fee Fee Fee Description Fee Paid	1254	1,480	2254	740		
Code (\$) Code (\$) 1001 770 2001 385 Utility filing fee	1255	2,010	2255	1,005	Extension for reply within fifth month	
1002 340 2002 170 Design filing fee	1401	330	2401	165	Notice of Appeal	
1003 530 2003 265 Plant filing fee	1402	330	2402		Filing a brief in support of an appeal	
1004 770 2004 385 Reissue filing fee	1403	290	2403	145	Request for oral hearing	
1005 160 2005 80 Provisional filing fee	1451	1,510	1451	1,510	Petition to institute a public use proceeding	
SUBTOTAL (1) (\$) 0.00	1452	110	2452	55	Petition to revive - unavoidable	
	1453	1,330	2453	665	Petition to revive - unintentional	
2. EXTRA CLAIM FEES FOR UTILITY AND REISSUE	1501	1,330	2501	665	Utility issue fee (or reissue)	
Extra Claims below Fee Paid	1502	480	2502	240	Design issue fee	
Total Claims20** = X = X	1503	640	2503	320	Plant issue fee	
Claims - 3** =	1460	130	1460	130	Petitions to the Commissioner	
Multiple Dependent	1807	50	1807	7 50	Processing fee under 37 CFR 1.17(q)	
Large Entity Small Entity Fee Fee Fee Fee Description	1806	180	1806	3 180	Submission of Information Disclosure Stmt	
Code (\$)	8021	40	802 ⁻	1 40	Recording each patent assignment per property (times number of properties)	
1202 18 2202 9 Claims in excess of 20 1201 86 2201 43 Independent claims in excess of 3	1809	770	2809	385	Filing a submission after final rejection (37 CFR 1.129(a))	
1203 290 2203 145 Multiple dependent claim, if not paid	1810	770	2810	385	For each additional invention to be	
1204 86 2204 43 ** Reissue independent claims over original patent	1801	770	2801	385	examined (37 CFR 1.129(b)) Request for Continued Examination (RCE)	
1205 18 2205 9 ** Reissue claims in excess of 20 and over original patent	1802	900	1802			
SUBTOTAL (2) (\$) 0.00	Other	fee (sp	ecify) _			
**or number previously paid, if greater; For Reissues, see above	*Redu	ced by	Basic	Filing F	ee Paid SUBTOTAL (3) (\$) 0.00	
SUBMITTED BY					(Complete (if applicable))	
) a minéra	tion No			

SUBMITTED BY			(Complete (f applicable))
Name (Print/Type)	Winston Hsu	Registration No. 41,526	Telephone	886289237350
Signature	Win	lon Han	Date	5/13/200

WARNING: Information on this form may become public. Credit card information should not be included on this form. Provide credit card information and authorization on PTO-2038.


This collection of information is required by 37 CFR 1.17 and 1.27. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

PTO/SB/02B (11-00)
Approved for use through 10/31/2002. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
Under the provided for use through 10/31/2002. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
Under the provided for use through 10/31/2002. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
Under the provided for use through 10/31/2002. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
Under the provided for use through 10/31/2002. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
Under the provided for use through 10/31/2002. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
Under the provided for use through 10/31/2002. OMB 0651-0032

DECLARATION — Supplemental Priority Data Sheet

Additional foreign app	lications:				
Prior Foreign Application Number(s)	Country	Foreign Filing Date (MM/DD/YYYY)	Priority Not Claimed	Certified Copy YES	Attached? NO
092124134	Taiwan R.O.C	09/01/2003			
	<u>.</u>				
		·			

Burden Hour Statement: This form is estimated to take 21 minutes to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.



यि विष विष विष



中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛,其申請資料如下;

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日: 西元 2003 年 09 月 01 日 Application Date

申請案號: 092124134 Application No.

申請人:智原科技股份有限公司 Applicant(s)

> 局 長 Director General



發文日期: 西元 **2004**年 4 月 **27**日 Issue Date


發文字號:

09320366830

Serial No.

申請日期	•		IPC分類
申請案號	:		

下明 示 测:		
(以上各欄)	由本局填言	發明專利說明書
	中文	閉鎖現象之通用測試平台以及測試方法
發明名稱	英文	UNIVERSAL TEST PLATFORM AND TEST METHOD FOR LATCH-UP
	姓 名 (中文)	1. 王智弘
	(英文)	1.Wang, Jie-Hong
發明人 (共3人)	國 籍 (中英文)	1. 中華民國 TW
	住居所(中 文)	1. 桃園縣平鎮市環南路二段二七0號十六樓之一
	住居所 (英 文)	1.16F-1, No. 270, Sec. 2, Huan-Nan Rd., Pin-Jen City, Tao-Yuan Hsien, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	1. 智原科技股份有限公司
	名稱或 姓 名 (英文)	1. Faraday Technology Grop.
Ξ	國 籍 (中英文)	1. 中華民國 TW
申請人(共1人)	住居所 (營業所) (中 文)	1. 新竹市新竹科學工業園區力行一路十號之二 (本地址與前向貴局申請者相同)
	住居所 (營業所) (英 文)	1. No. 10-2, Li-Hsin Road 1, Science-Based Industrial Park, Hsin-Chu City, Taiwan, R.O.C.
	代表人(中文)	1. 曹興誠
	代表人(英文)	1. Tsao, Hsing-Cheng
		() (LOTE CAN STOLE) AND LET CAN SELECT A LOT A



申請日期:	IPC分類	
申請案號:		

(A - 107		
(以上各欄	由本局填	發明專利說明書
	中文	
發明名稱	英文	
	姓 名 (中文)	2. 柯開仁
=	(英文 <i>)</i> 	2. Ko, Kai-Jen
發明人 (共3人)	國 籍 (中英文)	2. 中華民國 TW
	住居所 (中 文)	2. 新竹市光復路一段八十九巷一六三號七樓
	住居所(英文)	2.7F, No.163, Lane 89, Sec. 1, Kuang-Fu Rd., Hsin-Chu City, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	
*	名稱或 姓 名 (英文)	
=	國籍(中英文)	
申請人(共1人)	住居所 (營業所) (中 文)	
	住居所 (營業所) (英文)	
	代表人(中文)	
	代表人(英文)	
MANANA.	K. B. Brand	



申請日期:		IPC分類
申請案號:		w)
(以上各欄)	由本局填記	發明專利說明書
	中文	
發明名稱	英文	
	姓 名(中文)	3. 程安儒
=	姓 名 (英文)	3. Cheng, An-Ru
發明人 (共3人)	國籍(中英文)	3. 美國 US
(X o/C)	住居所(中文)	3. 新竹市香山區香山里十四鄰敦豐路六十九巷十一號
	住居所(英文)	3. No. 11, Lane 69, Tun-Fong Rd., Hsiang-Shan, Hsin-Chu City, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	
	名稱或 姓 名 (英文)	
三	國 籍 (中英文)	
申請人(共1人)	住居所 (營業所) (中 文)	
	住居所 (營業所) (英 文)	
	代表人 (中文)	
	代表人(英文)	

四、中文發明摘要 (發明名稱:閉鎖現象之通用測試平台以及測試方法)

一種測試一晶片之閉鎖現象之測試平台以及測試方法,該測試平台包含一記憶體、一參數量測誤塊、一閉鎖測試程式以及一處理器。該記憶體儲存有該晶片之測試程式,用來測試該晶片之功能,該測試方法包含下列步驟: (a)使用處理器執行該閉鎖測試程式,取得該測試程式,取得該測試程式;(b)由該晶片之測試程式取平台測試該晶片之測試程式;(b)由該晶片之測試程式取价值;(d)使用參數量測模塊對該晶片之接腳提供一測試電流,再量測該晶片之電源端以及接地端間之電流是否大於一第一預設值。

伍、(一)、本案代表圖為:第三圖(二)、本案代表圖之元件代表符號簡單說明


20 測試平台

22 参數量測模塊

六、英文發明摘要 (發明名稱: UNIVERSAL TEST PLATFORM AND TEST METHOD FOR LATCH-UP)

A test platform and a test method for testing latch-up phenomena of an IC chip. The test platform includes a memory, a parameter measurement unit (PMU), a latch-up testing program, and a processor. The memory stores a testing program of the IC chip for testing the functions of the IC chip. The test method includes (a) using the processor executing the





四、中文發明摘要 (發明名稱:閉鎖現象之通用測試平台以及測試方法)

26

30

記憶體

閉鎖測試程式

24 處理器

28 測試程式

32 待測晶片

代表化學式

六、英文發明摘要 (發明名稱: UNIVERSAL TEST PLATFORM AND TEST METHOD FOR LATCH-UP)

latch-up testing program to get the testing program of the IC chip; (b) getting data of pins of the IC chip from the testing program of the IC chip; (c) setting an initial value for input pins of the IC chip; (d) using the PMU providing a test current to a pin of the IC chip then measuring if the current between the voltage source and ground larger than a first value.



一、本案已向			
國家(地區)申請專利	申請日期	案號	主張專利法第二十四條第一項優先
*	·		
		無	
		/////	
二、□主張專利法第二十五	條之一第一項信	憂先權 :	
申請案號:		de la companya de la	
日期:		無	
三、主張本案係符合專利法	第二十條第一項	頁[]第一款但書或[]第	二款但書規定之期間
日期:			
四、□有關微生物已寄存於 寄存國家:	國外:		
寄存機構: 寄存日期:		無	
寄存號碼: □有關微生物已寄存於	·國內(太局所指	定之客存機構)·	
寄存機構:			
寄存日期: 寄存號碼:		無	
□熟習該項技術者易於	獲得,不須寄存		


五、發明說明 (1)


發明所屬之技術領域

本發明提供一種閉鎖現象之測試平台以及測試方法,尤指一種利用開發晶片的測試平台所實現之閉鎖現象之通用測試平台以及測試方法。

先前技術

請參考圖一,圖一為習知 CMOS剖面以及其等效寄生電路 之示意圖。積體電路常會因為本身的寄生電路效應,而 之成電路內部的汲極電壓接點(VDD)與源極電壓接點 (VSS)間短路,或者因電源斷路時所產生的電壓突變而使 得電路不能正常工作,這種由寄生電路所產生的影響, 就稱作閉鎖(Latch up)現象。當有大量的電子注入 N型基 底,而這些電子為P型井所接收,則大量的電子形成的大 電流在寄生電阻RS及RW所造成的壓降,足以使等效電晶 體 T1、T2皆 導 通 而 處 於 低 電 壓 狀 態 , 則 造 成 汲 極 電 壓 接 點與源極電壓接點問短路,形成閉鎖現象,使得電路系 避免閉鎖現象導致的電路系統故障 寄生電阻RS與RW的電阻值,或者減小等效電晶體的增益 "數。藉由改進積體電路的製程,可減小等效電晶體的 益常數,而將 N型場效電晶體的基極連接至源極電壓接 ,以及將P型場效電晶體的基極連接至汲極電壓接點 可減少寄生電阻RS與RW的電阻值,降低閉鎖現象發生的







五、發明說明 (2)

機會。

請參考圖二,圖二為習知測試積體電路10之閉鎖現象之 示意圖。測試積體電路10的閉鎖現象時,首先在積體電 路 10的 電源端 (Vs)以及接地端 (GND)間設置一測試電壓 12 以及一電流量測器 14,接著在待測接腳 (pin under test, PUT)以及接地端間施加一觸發電流16,以電流量 測器 14讀取電源端以及接地端間的電流,若無發生閉鎖 現象,則增加觸發電流16,繼續測試。國際上已制定了 閉鎖現象的測試標準,閉鎖現象的測試需符合JEDEC _IA/JESD78的標準,測試標準為每隻接腳最後要能承受 200mA的 觸 發 電 流 16, 觸 發 電 流 16由 25mA的 電 流 開 始 , 每 次增加 25 m A, 而在測試的過程中, 電源端以及接地端間 的電流不可超過 100mA。一般來說,不同的積體電路會有 其所屬的測試平台,用來開發以及測試積體電路的功 能,測試平台提供了參數量測模塊(Parameter Measurement Unit, PMU), 是一組可以提供電流源及電 壓源的電源供應器,同時也是一組具有可量測電流值及 壓值的量測設備,使用參數量測模塊很容易對積 路進行閉鎖現象的測試。因此,積體電路的製造廠商會 :據 JEDEC EIA/JESD78的標準,針對不同的積體電路 在其所屬的測試平台上開發閉鎖現象的測試程式,使每 一個積體電路在出廠前都能通過閉鎖現象的標準測試






五、發明說明(3)

發明內容

因此本發明之主要目的在於提供一種閉鎖現象之通用測試平台以及測試方法,以解決上述問題。

本發明之較佳實施例中提供一種測試平台,用來測試一晶片之閉鎖 (latch up)現象,該測試平台包含一記憶體;一參數量測模塊 (Parameter Measurement Unit, PMU),用來提供該晶片之電流源,以及量測晶片之電源以及接地端間之電流之電流值;一閉鎖測試程式,儲存於該記憶體,該閉鎖測試程式包含:一路徑設定程式碼,用來取得該晶片之測試程式;一接腳設定程式碼,用來由該晶片之測試程式取得該晶片之接腳;一初始設







五、發明說明 (4)

定程式碼,用來將該晶片之輸入接腳設為一初始值;一電流量測程式碼,用來驅動該參數測量模塊量測晶片之電源端以及接地端間之電流之電流值;以及一電流提供程式碼,用來驅動該參數量測模塊提供該晶片之接腳之測試電流;以及一處理器,門來執行儲存於該記憶體之程式。

實施方式

請參考圖三,圖三為本發明測試平台 20之方塊示意圖。 測試平台 20包含一處理器 24、一記憶體 26以及一參數量 !模塊 22(Parameter Measurement Unit, PMU), 記憶體 26中儲存一測試程式 28以及一閉鎖測試程式 30。使用測 試平台 20進行閉鎖現象的測試時,將一待測晶片 32連接 至參數量測模塊 22,參數量測模塊 22可提供待測晶片 32







五、發明說明 (5)

的電流源,並且量測待測晶片32的電源端以及接地端間 的電流值,接著由處理器24執行閉鎖測試程式30,開始 對待測晶片 32進行閉鎖現象的測試。通常測試平台 20上 都會開發多種不同功能的晶片,並使用測試程式28對測 試平台20上所開發的晶片進行功能測試,所以經由測試 平台20開發的晶片,就會在測試平台20上留下其所屬的 測試程式28,測試程式28中包含了測試晶片的功能函 也包含了晶片的輸入/輸出接腳資料。待測晶片32亦 是在測試平台20上開發的晶片,所以測試平台20上也儲 待測晶片 32的測試程式 28, 只要取得待測晶片 32的 待測晶片 32進行閉鎖現象的測試。本發明利用測試平台 20開發待測晶片 32時所儲存的測試程式 28, 取得待測晶 片 32的輸入/輸出接腳資料,如此測試平台 20就不需要針 對不同的待測晶片 32都開發一個閉鎖測試程式 30, 只需 要使用同一個閉鎖測試程式30,就可以對不同的待測晶 片 32進行閉鎖現象的測試,因為待測晶片 32的輸入/輸出 接腳資料已存在測試平台 20上

請參考圖四,圖四為本發明測試平台20測試閉鎖現象之程圖。使用測試平台20進行閉鎖現象的測試時,將待測晶片32連接至參數量測模塊22,參數量測模塊22可提供待測晶片32的電流源,並且量測待測晶片32的電源端以及接地端間的電流值,接著由處理器24執行閉鎖測試





五、發明說明 (6)

程式30,依據下列步驟對待測晶片32進行閉鎖現象的測試:



步驟 210: 取得待測晶片 32於測試平台 20的測試程式 28;

步驟 220: 由測試程式 28取得待測晶片 32的電源端以及所

有的輸入/輸出接腳;

步驟 230: 預設所有輸入接腳的狀態,將所有輸入接腳的

初始值設為1或0;

步驟 240: 設定 觸發 電流之電流值 (XmA), 觸發 電流的初始值為 25mA;


步驟 241: 將設定的觸發電流施加於待測晶片 32的一待測 安腳以及接地端間;

步驟 250: 量測待測晶片 32的電源端以及接地端間的電流;

步驟 251: 待測晶片 32的電源端以及接地端間的電流值是否大於 100mA, 若是, 則進行步驟 260, 若否, 則進行步驟 252;

步驟 252: 待測晶片 32的所有接腳以及接地端間是否都已施加設定的觸發電流進行測試,若是,則進行步驟 253,若否,則回到步驟 241,對待測晶片 32的下一待測接腳進行測試;

一颗 253: 設定的觸發電流是否大於 200mA, 若是, 則進行步驟 270, 若否, 則回到步驟 240, 將設定的觸發電流加上 25mA, 也就是將觸發電流設定為 (X+25)mA, 繼續對待測晶片 32進行測試;




五、發明說明 (7)


步驟 260: 待測晶片 32發生閉鎖現象,未通過閉鎖測試程式 30的測試;



步驟 270: 待測晶片通過閉鎖測試程式 30的測試;步驟 280: 結束閉鎖測試程式 30, 輸出測試結果。

請參考圖五,圖五為本發明例鎖測試程式30之示意圖 測試平台20測試閉鎖現象的閉鎖測試程式30,是依據圖 四的流程圖撰寫而成,符合JEDEC EIA/JESD78的標準。 為了達到上述的測試步驟,閉鎖測試程式30包含一路徑 設定程"碼40、一接腳設定程式碼42、一初始設定程式 四44、一電流提供程式碼46以及一電流量測程式碼48。 路徑設定程式碼 40用來取得待測晶片 32於測試平台 20的 測試程式,使閉鎖測試程式30進行步驟210。接腳設定程 式碼 42可由待測晶片 32的測試程式 28中取得待測晶片 32 的電源端以及所有的輸入/輸出接腳,使閉鎖測試程式30 進行步驟 220。初始設定程式碼 44用來設定待測晶片 32的 輸入接腳的初始值,使閉鎖測試程式30進行步驟230。電 流提供程式碼 46用來驅動參數量測模塊 22提供待測晶片 32的接腳的觸發電流,使閉鎖測試程式 30進行步驟 240電流量測程式碼 48用來驅動參數測量模塊 22量測待測晶 32的電源端以及接地端間的電流值,使閉鎖測試程式 30進行步驟 250。目前的自動測試機 (Automated Test Equipment, ATE)提供視窗操作介面,使用者將待測晶片 32置入自動測試機後,只需透過視窗操作介面輸入閉鎖






五、發明說明 (8)

測試程式30的路徑,即可對待測試晶片32進行閉鎖現象的測試,並且在完成測試後將測試結果輸出,告知使用者待測晶片32有那幾隻接腳沒有通過閉鎖現象的測試。

由上述可知,晶片在開發時,都會有測試程式儲存於所屬的測試平台,測試程式中包含晶片的輸入/輸出接腳資料,所以對晶片進行閉鎖現象的測試時,只需在測試平台的測試程式的輸入/輸出接腳資料,就可以對測試平台的測試程式的輸入/輸出接腳資料,就可以對測試平台上開發的所有晶片進行閉鎖現象的測試,節省閉鎖測試程、開發的時間。此外,由於晶片是在測試平台上開發,所以本發明適用於封裝後測試的階段,亦適用於晶圓測試的階段。

相較於習知技術,本發明利用測試平台開發晶片時使用的測試程式來取得晶片的輸入/輸出接腳資料,使得測試平台可利用單一的閉鎖測試程式來對測試平台上開發的所有晶片進行閉鎖現象的測試,免去了習知在同一測試平台需要針對不同的晶片開發不同的閉鎖測試程式的麻煩,節省程式開發的時間。

以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明專利的涵蓋範圍。





圖式簡單說明

圖式之簡單說明

圖一為習知 CMOS剖面以及其等效寄生電路之示意圖

圖二為習知測試積體電路之閉鎖現象之示意圖

圖三為本發明測試平台之方塊示意圖。

圖四為本發明測試平台測試閉鎖現象之流程圖。

圖五為本發明閉鎖測試程式之示意圖。

圖式之符號說明


1 0	積滑	置電	路	
14	電流	允 量	測	公
20	測言	式平	台	
24	處王	里 器		
28	測言	式程	式	
32	待涉	引品	片	

42 接腳設定程式碼46 電流提供程式碼

- 12 測試電壓
- 16 觸發電流
- 22 參數量測模塊
- 26 記憶體
- 30 閉鎖測試程式
- 40 路徑設定程式碼
- 44 初始設定程式碼
- 48 電流量測程式碼


六、申請專利範圍

- 1.一種測試一晶片閉鎖 (latch up)現象之方法,該晶片係於一測試平台上作測試,該測試平台儲存有該晶片之測試程式,用來測試該晶片之功能,該方法包含下列步驟:
- (a)取得該測試平台測試該晶片之測試程式;
- (b)由該晶片之測試程式取得該晶片之接腳資料
- (c)將該晶片之輸入接腳設為一初始值;
- (d)對該晶片之接腳提供一測試電流,再量測該晶片之電源端以及接地端間之電流值是否大於一第一預設值。
- L.如申請專利範圍第1項所述之方法,其另包含下列步驟:
- (e)使用高於該測試電流之測試電流重覆執行步驟(d), 直到該測試電流到大於一第二預設值。
- 3.如申請專利範圍第1項所述之方法,其中步驟(d)另包含對該晶片之所有接腳逐一提供該測試電流,並量測該晶片之電源端以及接地端間之電流值是否大於該第一預設值。
- .如申請專利範圍第1項所述之方法,其另包含若該晶片之電源端以及接地端間之電流值大於該第一預設值,則判定該晶片未通過閉鎖測試。



六、申請專利範圍

- 5.如申請專利範圍第 2項所述之方法,其中另包含當步縣 (e)使用之測試電流大於該第二預設值,且量測該晶片之電源端以及接地端間之電流值未超過該第一預設值時,則判定該晶片通過閉鎖測試。
- 6.一種裝置,用來實施如申請專利範圍第1項所述之方法。
- 7.一種測試平台,用來測試一晶片之閉鎖 (latch up)現象,該測試平台包含:
 - 記憶體
- 一參數量測模塊 (Parameter Measurement Unit, PMU), 用來提供該晶片之電流源,以及量測晶片之電源端以及接地端間之電流值;
- 一閉鎖測試程式,儲存於該記憶體,該閉鎖測試程式包含:
- 一路徑設定程式碼,用來取得該晶片之測試程式;
- 一接腳設定程式碼,用來由該晶片之測試程式取得該晶片之接腳;
- 一初始設定程式碼,用來將該晶片之輸入接腳設為一初次值;
- 一電流量測程式碼,用來驅動該參數量測模塊量測該晶片之電源端以及接地端間之電流值;以及
- 一電流提供程式碼,用來驅動該參數量測模塊提供該晶




六、申請專利範圍

片之接腳之測試電流;以及


一處理器,用來執行儲存於該記憶體之程式。

- 8.如申請專利範圍第7項所述之測試平台,其中該晶片之測試程式係儲存於該記憶體中,用來測試該晶片之功能。
- 9.如申請專利範圍第7項所述之測試平台,其中該晶片包含複數個輸入/輸出接腳以及複數個電源接腳。
- _0.如申請專利範圍第7項所述之測試平台,其中該初始值係為0或1°

11.如申請專利範圍第5項所述之測試平台,其係為自動測試機(Automated Test Equipment, ATE)。









中回






圃







```
GetDevPath(device_path)
strcat(device_path, "/user_proc/latchup/IO.pin");
if ((file_id_l =fopen(device_path, "r")) == NULL) {
fprintf(stderr," IO. pin does not existed !!\n");
                                                                                                                                                                                                       42
fclose(file_id_1);SetSystemFlag(Cl_ABORT, 1);
 *state_out = CI_CALL_ERROR;}
 sprintf(task_string, "DFCM 1, %f,,,
  -30000.000,30000.000,30000.000, , 5.000,PPNP,(ALL_IN)
  n'', 0.000); fw_task();
 sprintf(task_string, "PTST?1, , , PVAL \n"); fw_task();
 sprintf(task_string, "RLYC PPMU,PMU,(ALL_IN)\n");
 fw_task(); idd();
  while (fscanf(file_id_1, "%s", pin) == 1){Current=25000; for(k=1)}
  0; k<8; k++){sprintf(task_string, "DFVM 1, %d, %d,
  4500.0, 1000.0, 3000.0, \dots, 5.0, SPNS, (\%s) \n) while (fscanf(file\_id\_2, mathematical states)) and the states of 
                                                                                                                                                                                                        46
   %s", pwd)==1){sprintf(task_string, "IDDQ?VAL,
   -2,10.000000,(),(%) \n, pwd); if(abs(idd_diff) > 10000) {
  fprintf(stderr, "Shooting at pin %10s with current %10d
  uAdamage chip\n", pin,Current); } }
   while (fscanf(file_id_2, "%s", pwd) == 1){
   sprintf(task_string, "IDDQ? VAL,
   -2,10.000000,,(),(%s) \n", pwd); idd_init(pwd_cnt
    )=idd bef; }
```

30

